芯片去层 (Delayer)

描述：

交互使用各种不同处理方式(离子蚀刻/化学药液蚀刻/机械研磨)，使芯片本身多层结构((Passivation、Metal、RDL、PI)可一层一层去除，也就是芯片去层(Delayer)。透过芯片研磨(Polishing)与去层(Delayer)可逐层检视是否有缺陷，并可提供后续分析试验，清楚解析出每一层电路布线结构。

分析范围：

去层主要应用在失效分析领域中，涉及多层结构((Passivation、Metal、RDL、PI)层。

失效分析案例中去层图片：

失效分析案例中去层图片

去层流程：芯片去层（delayer）→OM检视→金属层→Contact层→SUB层

失效分析案例中去层图片

芯片去层（delayer）至SUB→OM检视拍摄→SEM电子及二次电子扫描

创芯在线实验室检测优势：

1、交期快、成功率高，去层方法多样，领先市场；

2、为终端客户在失效分析案件中更直观准确的定位失效机理。